文献
J-GLOBAL ID:200902254830464860
整理番号:08A0452356
high-k+メタルゲートトランジスタ,歪シリコン,9Cu相互接続層,193nmドライパターン形成,および100%Pbフリーパッケージングによる45nmロジック技術
A 45nm Logic Technology with High-k+Metal Gate Transistors, Strained Silicon, 9 Cu Interconnect Layers, 193nm Dry Patterning, and 100% Pb-free Packaging
Technical Digest. International Electron Devices Meeting
(Technical Digest. International Electron Devices Meeting)
2007 Vol.1
2007年
0163-1918
会議録 (C)