文献
J-GLOBAL ID:200902261389902608
整理番号:09A1225621
仮想計測を使用したシステムオンチップにおける銅配線故障の防止
Prevention of Copper Interconnection Failure in System on Chip Using Virtual Metrology
著者 (2件):
IMAI Shin-ichi
(Panasonic Corp., Osaka, JPN)
,
KITABATA Masaki
(Panasonic Semi-Conductor Co., Ltd., Toyama, JPN)
資料名:
IEEE Transactions on Semiconductor Manufacturing
(IEEE Transactions on Semiconductor Manufacturing)
巻:
22
号:
4
ページ:
432-437
発行年:
2009年11月
JST資料番号:
T0521A
ISSN:
0894-6507
CODEN:
ITSMED
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)