文献
J-GLOBAL ID:200902264268286852
整理番号:08A1148590
45nmノードSRAMセルに対する仕事関数最適化によるVth変動の低減
Reduction of Vth Variation by Work Function Optimization for 45-nm Node SRAM Cell
著者 (10件):
TSUTSUI G.
(NEC Electronics Corp., Kanagawa, JPN)
,
TSUNODA K.
(NEC Electronics Corp., Kanagawa, JPN)
,
KARIYA N.
(NEC Electronics Corp., Kanagawa, JPN)
,
AKIYAMA Y.
(NEC Electronics Corp., Kanagawa, JPN)
,
ABE T.
(NEC Electronics Corp., Kanagawa, JPN)
,
MARUYAMA S.
(NEC Electronics Corp., Kanagawa, JPN)
,
FUKASE T.
(NEC Electronics Corp., Kanagawa, JPN)
,
SUZUKI M.
(NEC Electronics Corp., Kanagawa, JPN)
,
YAMAGATA Y.
(NEC Electronics Corp., Kanagawa, JPN)
,
IMAI K.
(NEC Electronics Corp., Kanagawa, JPN)
資料名:
Digest of Technical Papers. Symposium on VLSI Technology
(Digest of Technical Papers. Symposium on VLSI Technology)
巻:
2008
ページ:
123-124
発行年:
2008年
JST資料番号:
A0035B
ISSN:
0743-1562
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)