文献
J-GLOBAL ID:200902275855222575
整理番号:05A0681652
多層PCBにおけるビア接続電力バススタックのモデル化とシミュレーション
Modeling and Simulation of Via-Connected Power Bus Stacks in Multilayer PCBs
著者 (7件):
WANG Zhi Liang
(Fudan Univ., Shianghai, CHN)
,
WANG Zhi Liang
(Okayama Univ., Okayama-shi, JPN)
,
WADA Osami
(Okayama Univ., Okayama-shi, JPN)
,
HARADA Takashi
(NEC Corp., Sagamihara-shi, JPN)
,
YAGUCHI Takahiro
(NEC Informatec Systems, Ltd., Tokyo, JPN)
,
TOYOTA Yoshitaka
(Okayama Univ., Okayama-shi, JPN)
,
KOGA Ryuji
(Okayama Univ., Okayama-shi, JPN)
資料名:
IEICE Transactions on Communications (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Communications (Institute of Electronics, Information and Communication Engineers))
巻:
E88-B
号:
8
ページ:
3176-3181
発行年:
2005年08月01日
JST資料番号:
L1369A
ISSN:
0916-8516
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)