文献
J-GLOBAL ID:200902279470102116
整理番号:09A0518400
3Dチップスタックのための簡単な20μmピッチ縦方向相互接続プロセス
Simplified 20-μm Pitch Vertical Interconnection Process for 3D Chip Stacking
著者 (6件):
SAKUMA Katsuyuki
(Waseda Univ., Tokyo, JPN)
,
SAKUMA Katsuyuki
(IBM Tokyo Res. Lab., Kanagawa, JPN)
,
NAGAI Noriyasu
(Waseda Univ., Tokyo, JPN)
,
SAITO Mikiko
(Waseda Univ., Tokyo, JPN)
,
MIZUNO Jun
(Waseda Univ., Tokyo, JPN)
,
SHOJI Shuichi
(Waseda Univ., Tokyo, JPN)
資料名:
IEEJ Transactions on Electrical and Electronic Engineering
(IEEJ Transactions on Electrical and Electronic Engineering)
巻:
4
号:
3
ページ:
339-344
発行年:
2009年05月
JST資料番号:
W1854A
ISSN:
1931-4973
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)