文献
J-GLOBAL ID:200902279751737927
整理番号:06A0716339
独立ゲート制御ダブルゲートデバイスを用いた高密度スタック低減論理回路技術
High-Density Reduced-Stack Logic Circuit Techniques Using Independent-Gate Controlled Double-Gate Devices
著者 (4件):
CHIANG Meng-Hsueh
(National Ilan Univ., TWN)
,
KIM Keunwoo
(IBM T.J. Watson Res. Center, NY, USA)
,
CHUANG Ching-Te
(IBM T.J. Watson Res. Center, NY, USA)
,
TRETZ Christophe
(IBM Engineering and Technol. Serv., CA, USA)
資料名:
IEEE Transactions on Electron Devices
(IEEE Transactions on Electron Devices)
巻:
53
号:
9
ページ:
2370-2377
発行年:
2006年09月
JST資料番号:
C0222A
ISSN:
0018-9383
CODEN:
IETDAI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)