文献
J-GLOBAL ID:200902280997021350
整理番号:08A0199264
トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術
High-Performance and Low-Leak Bulk Logic Platform Utilizing FET Specific Multiple Stressors with Highly Enhanced Strain for 45-nm CMOS Technology
著者 (23件):
宮下俊彦
(富士通研)
,
池田圭司
(富士通研)
,
KIM Y. S.
(富士通研)
,
山本知成
(富士通研)
,
三本杉安弘
(富士通研)
,
落水洋聡
(富士通研)
,
迫田恒久
(富士通研)
,
南方浩志
(富士通研)
,
早見由香
(富士通研)
,
大越克明
(富士通)
,
島宗洋介
(富士通研)
,
福田真大
(富士通)
,
岡部堅一
(富士通)
,
久保智裕
(富士通)
,
田島貢
(富士通)
,
山本智彦
(富士通)
,
大和田保
(富士通)
,
森年史
(富士通)
,
助川和雄
(富士通研)
,
筑根敦弘
(富士通研)
,
池田和人
(富士通研)
,
加勢正隆
(富士通)
,
杉井寿博
(富士通研)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
107
号:
455(SDM2007 238-247)
ページ:
13-16
発行年:
2008年01月17日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)