文献
J-GLOBAL ID:200902286353940980
整理番号:06A0925341
薄いBOX・FD-SOIトランジスタを使った拡大動作余裕と縮少スタンバイ漏れ電流を持つSRAM回路
SRAM Circuit With Expanded Operating Margin and Reduced Stand-By Leakage Current Using Thin-BOX FD-SOI Transistors
著者 (3件):
YAMAOKA Masanao
(Hitachi Ltd., Tokyo, JPN)
,
TSUCHIYA Ryuta
(Hitachi Ltd., Tokyo, JPN)
,
KAWAHARA Takayuki
(Hitachi Ltd., Tokyo, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
41
号:
11
ページ:
2366-2372
発行年:
2006年11月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)