文献
J-GLOBAL ID:200902293214054590
整理番号:05A0172296
2nmゲート酸化膜の先進的CMOS技術におけるNBTIとPBTI下での界面トラップ発生とホールトラッピング
Interface Trap Generation and Hole Trapping Under NBTI and PBTI in Advanced CMOS Technology With a 2-nm Gate Oxide
著者 (7件):
DENAIS M
(STMicroelectronics, Crolles, FRA)
,
HUARD V
(Philips Semiconductors, Crolles, FRA)
,
PARTHASARATHY C
(STMicroelectronics, Crolles, FRA)
,
RIBES G
(STMicroelectronics, Crolles, FRA)
,
PERRIER F
(Philips Semiconductors, Crolles, FRA)
,
REVIL N
(STMicroelectronics, Crolles, FRA)
,
BRAVAIX A
(ISEN, Toulon, FRA)
資料名:
IEEE Transactions on Device and Materials Reliability
(IEEE Transactions on Device and Materials Reliability)
巻:
4
号:
4
ページ:
715-722
発行年:
2004年12月
JST資料番号:
W1320A
ISSN:
1530-4388
CODEN:
ITDMA2
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)