文献
J-GLOBAL ID:200902293502991506
整理番号:09A0277999
組合せ回路に対する欠陥考慮テストパターンの一生成法
A method for generating defect oriented test patterns for combinatorial circuit
著者 (5件):
高橋寛
(愛媛大 大学院理工学研究科)
,
樋上喜信
(愛媛大 大学院理工学研究科)
,
和泉太佑
(愛媛大 大学院理工学研究科)
,
相京隆
(愛媛大 大学院理工学研究科)
,
高松雄三
(愛媛大 大学院理工学研究科)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
108
号:
431(DC2008 68-78)
ページ:
31-36
発行年:
2009年02月09日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)