文献
J-GLOBAL ID:200902294338386732
整理番号:06A0805345
安全スキャン 暗号チップのためのテスト用設計アーキテクチャ
Secure Scan: A Design-for-Test Architecture for Crypto Chips
著者 (3件):
YANG Bo
(Polytechnic Univ., NY, USA)
,
WU Kaijie
(Univ. Illinois, IL, USA)
,
KARRI Ramesh
(Polytechnic Univ., NY, USA)
資料名:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
(IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻:
25
号:
10
ページ:
2287-2293
発行年:
2006年10月
JST資料番号:
B0142C
ISSN:
0278-0070
CODEN:
ITCSDI
資料種別:
逐次刊行物 (A)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)