文献
J-GLOBAL ID:200902296258169873
整理番号:06A0054676
2コア,マルチスレッドItaniumファミリープロセッサの実装
The Implementation of a 2-Core, Multi-Threaded Itanium Family Processor
著者 (7件):
NAFFZIGER Samuel
(Intel Corp., CO, USA)
,
STACKHOUSE Blaine
(Intel Corp., CO, USA)
,
GRUTKOWSKI Tom
(Intel Corp., CO, USA)
,
JOSEPHSON Doug
(Intel Corp., CO, USA)
,
DESAI Jayen
(Intel Corp., CO, USA)
,
ALON Elad
(Stanford Univ., CA, USA)
,
HOROWITZ Mark
(Stanford Univ., CA, USA)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
41
号:
1
ページ:
197-209
発行年:
2006年01月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)