文献
J-GLOBAL ID:200902296692721312
整理番号:03A0705980
0.1μmゲートInP HEMT用InPパッシベーション層を用いた二重埋込み構造
Double-Recess Structure with an InP Passivation Layer for 0.1-μm-Gate InP HEMTs
著者 (5件):
KITABAYASHI H
(NTT Corp., Atsugi-shi, JPN)
,
SUGITANI S
(NTT Corp., Atsugi-shi, JPN)
,
FUKAI Y K
(NTT Corp., Atsugi-shi, JPN)
,
YAMANE Y
(NTT Corp., Atsugi-shi, JPN)
,
ENOKI T
(NTT Corp., Atsugi-shi, JPN)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E86-C
号:
10
ページ:
2000-2003
発行年:
2003年10月01日
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)