文献
J-GLOBAL ID:200902298950062879
整理番号:05A1021440
インタリーブ型剰余乗算回路の評価
Evaluation of Hardware Implementations for Interleaved Modular Multiplication
著者 (5件):
GE Yi
(東大 大学院情報理工学系研究科)
,
桜井隆雄
(日立 中研)
,
LUONG DINH Hung
(東大 大学院情報理工学系研究科)
,
阿部公輝
(電通大)
,
坂井修一
(東大 大学院情報理工学系研究科)
資料名:
電子情報通信学会論文誌 A
(IEICE Transaction on Fundamentals of Electronics, Communications and Computer Sciences (Japan Edition))
巻:
J88-A
号:
12
ページ:
1497-1505
発行年:
2005年12月01日
JST資料番号:
S0621A
ISSN:
0913-5707
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)