文献
J-GLOBAL ID:201002099097461901
整理番号:80A0072630
ゲートと機能モデルによって記述されたディジタル回路のシミュレーションと同時故障シミュレーションプログラム
A program for the simulation and concurrent fault simulation of digital circuits described with gate and functional models.
著者 (7件):
SCHULER D M
(GTE Lab. Inc., Massachusetts)
,
BAKER T E
(GTE Lab. Inc., Massachusetts)
,
FISHER R S
(GTE Lab. Inc., Massachusetts)
,
HIRSCHHORN S S
(GTE Lab. Inc., Massachusetts)
,
HOMMEL M B
(GTE Lab. Inc., Massachusetts)
,
McGINNESS H J
(GTE Lab. Inc., Massachusetts)
,
BOSSLET R V
(GTE Lab. Inc., Massachusetts)
資料名:
Dig Pap Semicond Test Conf
(Digest of Papers. Semiconductor Test Conference)
巻:
1979
ページ:
203-207
発行年:
1979年
JST資料番号:
E0211B
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)