文献
J-GLOBAL ID:201002215569358310
整理番号:10A0221071
トランジスタレベルの高密度規則回路のためのレイアウト生成ツール
Layout Generator for Transistor-Level High-Density Regular Circuits
著者 (3件):
LIN Yi-Wei
(Univ. California, CA, USA)
,
MAREK-SADOWSKA Malgorzata
(Univ. California, CA, USA)
,
MALY Wojciech P.
(Carnegie Mellon Univ., PA, USA)
資料名:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
(IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻:
29
号:
2
ページ:
197-210
発行年:
2010年02月
JST資料番号:
B0142C
ISSN:
0278-0070
CODEN:
ITCSDI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)