文献
J-GLOBAL ID:201002217616982941
整理番号:10A0924566
32nm high-κと金属ゲート論理トランジスタ技術の信頼性評価
Reliability Characterization of 32nm High-K and Metal-Gate Logic Transistor Technology
著者 (14件):
PAE Sangwoo
(Intel Corp., Oregon, USA)
,
ASHOK Ashwin
(Intel Corp., Oregon, USA)
,
CHOI Jingyoo
(Intel Corp., Oregon, USA)
,
GHANI Tahir
(Intel Corp., Oregon, USA)
,
HE Jun
(Intel Corp., Oregon, USA)
,
LEE Seok-Hee
(Intel Corp., Oregon, USA)
,
LEMAY Karen
(Intel Corp., Oregon, USA)
,
LIU Mark
(Intel Corp., Oregon, USA)
,
LU Ryan
(Intel Corp., Oregon, USA)
,
PACKAN Paul
(Intel Corp., Oregon, USA)
,
PARKER Chris
(Intel Corp., Oregon, USA)
,
PURSER Richard
(Intel Corp., Oregon, USA)
,
ST. AMOUR Anthony
(Intel Corp., Oregon, USA)
,
WOOLERY Bruce
(Intel Corp., Oregon, USA)
資料名:
Annual Proceedings. IEEE International Reliability Physics Symposium
(Annual Proceedings. IEEE International Reliability Physics Symposium)
巻:
2010 Vol.1
ページ:
287-292
発行年:
2010年
JST資料番号:
A0631A
ISSN:
1541-7026
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)