文献
J-GLOBAL ID:201002240279022231
整理番号:10A0402548
列-並列ΔΣADCアーキテクチャによる2.1M画素 120フレーム/s CMOSイメージセンサ
A 2.1Mpixel 120frame/s CMOS Image Sensor with Column-Parallel ΔΣ ADC Architecture
著者 (10件):
CHAE Youngcheol
(Yonsei Univ., Seoul, KOR)
,
CHEON Jimin
(Yonsei Univ., Seoul, KOR)
,
LIM Seunghyun
(Yonsei Univ., Seoul, KOR)
,
LEE Dongmyung
(Yonsei Univ., Seoul, KOR)
,
KWON Minho
(Samsung Electronics, Yongin, KOR)
,
YOO Kwisung
(Samsung Electronics, Yongin, KOR)
,
JUNG Wunki
(Samsung Electronics, Yongin, KOR)
,
LEE Dong-Hun
(Samsung Electronics, Yongin, KOR)
,
HAM Seogheon
(Samsung Electronics, Yongin, KOR)
,
HAN Gunhee
(Yonsei Univ., Seoul, KOR)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
2010
ページ:
539-541
発行年:
2010年
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)