文献
J-GLOBAL ID:201002246351114560
整理番号:10A0755051
RTLからゲートレベルまで経路マッピングの方法とその偽経路同定への応用
A Method of Path Mapping from RTL to Gate Level and Its Application to False Path Identification
著者 (3件):
IWATA Hiroshi
(Nara Inst. Sci. and Technol., Ikoma-shi, JPN)
,
OHTAKE Satoshi
(Nara Inst. Sci. and Technol., Ikoma-shi, JPN)
,
FUJIWARA Hideo
(Nara Inst. Sci. and Technol., Ikoma-shi, JPN)
資料名:
IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻:
E93-D
号:
7
ページ:
1857-1865
発行年:
2010年07月01日
JST資料番号:
L1371A
ISSN:
0916-8532
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)