文献
J-GLOBAL ID:201002246439892287
整理番号:10A0439740
Responsive Multithreaded ProcessorにおけるIPC制御機構の設計と実装
Design and Implementation of IPC Control Mechanism for Responsive Multithreaded Processor
著者 (4件):
稲垣文二
(慶応大 理工)
,
梅尾寛之
(慶応大 大学院理工学研究科)
,
村田裕介
(慶応大 大学院理工学研究科)
,
山崎信行
(慶応大 大学院理工学研究科)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
109
号:
474(CPSY2009 81-96)
ページ:
295-302
発行年:
2010年03月19日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)