文献
J-GLOBAL ID:201002254634648180
整理番号:10A0846849
LEDR/4相デュアルレールハイブリッドアーキテクチャに基づく非同期FPGA
An Asynchronous FPGA Based on LEDR/4-Phase-Dual-Rail Hybrid Architecture
著者 (4件):
ISHIHARA Shota
(Tohoku Univ., Sendai-shi, JPN)
,
KOMATSU Yoshiya
(Tohoku Univ., Sendai-shi, JPN)
,
HARIYAMA Masanori
(Tohoku Univ., Sendai-shi, JPN)
,
KAMEYAMA Michitaka
(Tohoku Univ., Sendai-shi, JPN)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E93-C
号:
8
ページ:
1338-1348
発行年:
2010年08月01日
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)