文献
J-GLOBAL ID:201002256577075970
整理番号:10A0529654
2Gb/s1.8pJ/b/chip128NANDフラッシュメモリチップ積層用誘導結合インタフェース
A 2Gb/s 1.8pJ/b/chip Inductive-Coupling Through-Chip Bus for 128-Die NAND-Flash Memory Stacking
著者 (3件):
齊藤美都子
(慶応大)
,
三浦典之
(慶応大)
,
黒田忠広
(慶応大)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
110
号:
9(ICD2010 1-20)
ページ:
99-102
発行年:
2010年04月15日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)