文献
J-GLOBAL ID:201002258829748304
整理番号:10A0199422
FPGA上に実装した小脳ネットワークモデルにおけるタイミングメカニズムの研究
A study of the timing mechanism in a cerebellar network model implemented on FPGA
著者 (7件):
松野香菜子
(電通大 大学院電気通信学研究科)
,
本多武尊
(電通大 大学院電気通信学研究科)
,
本多武尊
(理研 脳科学総合研究セ)
,
眞鍋秀聡
(電通大 大学院電気通信学研究科)
,
田中繁
(電通大 電気通信)
,
田中繁
(理研 脳科学総合研究セ)
,
西野哲朗
(電通大 電気通信)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
109
号:
363(NC2009 71-86)
ページ:
7-12
発行年:
2010年01月11日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)