文献
J-GLOBAL ID:201002290178227190
整理番号:10A0402569
128ダイNANDフラッシュメモリスタッキングのための2Gb/s 1.8pJ/b/チップ誘導結合スルーチップバス
A 2Gb/s 1.8pJ/b/chip Inductive-Coupling Through-Chip Bus for 128-Die NAND-Flash Memory Stacking
著者 (3件):
SAITO Mitsuko
(Keio Univ., Yokohama, JPN)
,
MIURA Noriyuki
(Keio Univ., Yokohama, JPN)
,
KURODA Tadahiro
(Keio Univ., Yokohama, JPN)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
2010
ページ:
605-607
発行年:
2010年
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)