文献
J-GLOBAL ID:201002296520000975
整理番号:10A0727777
ナノスケールCMOSプロセスによる低待機漏洩電流をもつ高電圧耐性ESDクランプ回路
High-Voltage-Tolerant ESD Clamp Circuit With Low Standby Leakage in Nanoscale CMOS Process
著者 (3件):
KER Ming-Dou
(I-Shou Univ., Kaohsiung, TWN)
,
KER Ming-Dou
(National Chiao-Tung Univ., Hsinchu, TWN)
,
LIN Chun-Yu
(National Chiao-Tung Univ., Hsinchu, TWN)
資料名:
IEEE Transactions on Electron Devices
(IEEE Transactions on Electron Devices)
巻:
57
号:
7
ページ:
1636-1641
発行年:
2010年07月
JST資料番号:
C0222A
ISSN:
0018-9383
CODEN:
IETDAI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)