文献
J-GLOBAL ID:201102204709562988
整理番号:11A1519389
8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM
A 28-nm dual-port SRAM macro with active bitline equalizing circuitry against write disturb issue
著者 (8件):
石井雄一郎
(ルネサスエレクトロニクス)
,
藤原英弘
(ルネサスエレクトロニクス)
,
新居浩二
(ルネサスエレクトロニクス)
,
千ケ崎英夫
(ルネサスデザイン)
,
黒宮修
(ルネサスデザイン)
,
佐伯宰
(ルネサスデザイン)
,
宮西篤史
(ルネサスエレクトロニクス)
,
木原雄治
(ルネサスエレクトロニクス)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
111
号:
187(SDM2011 71-96)
ページ:
109-114
発行年:
2011年08月18日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)