文献
J-GLOBAL ID:201102213557713100
整理番号:11A1154916
FeRAMセルを用いた本物の電力をゲート制御できる再構成可能なロジックチップ
A Genuine Power-Gatable Reconfigurable Logic Chip with FeRAM Cells
著者 (8件):
IIDA Masahiro
(Graduate School of Sci. and Technol., Kumamoto Univ.)
,
KOGA Masahiro
(Graduate School of Sci. and Technol., Kumamoto Univ.)
,
INOUE Kazuki
(Graduate School of Sci. and Technol., Kumamoto Univ.)
,
AMAGASAKI Motoki
(Graduate School of Sci. and Technol., Kumamoto Univ.)
,
ICHIDA Yoshinobu
(ROHM Co., Ltd.)
,
SAJI Mitsuro
(ROHM Co., Ltd.)
,
IIDA Jun
(ROHM Co., Ltd.)
,
SUEYOSHI Toshinori
(Graduate School of Sci. and Technol., Kumamoto Univ.)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E94-C
号:
4
ページ:
548-556 (J-STAGE)
発行年:
2011年
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)