文献
J-GLOBAL ID:201102245432217836
整理番号:10A1141734
横方向リセスチャネル(LRC)と接続ゲート方式を使った3D NANDフラッシュメモリ
3D NAND flash memory with laterally-recessed channel (LRC) and connection gate architecture
著者 (3件):
YUN Jang-gn
(Inter-University Semiconductor Res. Center and School of Electrical Engineering, Seoul National Univ., San 56-1 ...)
,
LEE Jong Duk
(Inter-University Semiconductor Res. Center and School of Electrical Engineering, Seoul National Univ., San 56-1 ...)
,
PARK Byung-gook
(Inter-University Semiconductor Res. Center and School of Electrical Engineering, Seoul National Univ., San 56-1 ...)
資料名:
Solid-State Electronics
(Solid-State Electronics)
巻:
55
号:
1
ページ:
37-43
発行年:
2011年01月
JST資料番号:
H0225A
ISSN:
0038-1101
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)