文献
J-GLOBAL ID:201102253639214570
整理番号:11A0608555
超伝導のSFO回路のための配置駆動のスキュークロックツリー統合
Layout-Driven Skewed Clock Tree Synthesis for Superconducting SFQ Circuits
著者 (10件):
TAKAGI Kazuyoshi
(Nagoya Univ., Nagoya-shi, JPN)
,
TAKAGI Kazuyoshi
(JST-CREST, JPN)
,
ITO Yuki
(Nagoya Univ., Nagoya-shi, JPN)
,
ITO Yuki
(JST-CREST, JPN)
,
TAKESHIMA Shota
(Nagoya Univ., Nagoya-shi, JPN)
,
TAKESHIMA Shota
(JST-CREST, JPN)
,
TANAKA Masamitsu
(Nagoya Univ., Nagoya-shi, JPN)
,
TANAKA Masamitsu
(JST-CREST, JPN)
,
TAKAGI Naofumi
(Kyoto Univ., Kyoto-shi, JPN)
,
TAKAGI Naofumi
(JST-CREST, JPN)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E94-C
号:
3
ページ:
288-295
発行年:
2011年03月01日
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)