文献
J-GLOBAL ID:201102253768873122
整理番号:11A0184914
列並列ΔΣ ADCアーキテクチャを用いた2.1M画素,120フレーム/s CMOSイメージセンサー
A 2.1M Pixels, 120 Frame/s CMOS Image Sensor With Column-Parallel ΔΣ ADC Architecture
著者 (9件):
CHAE Youngcheol
(Yonsei Univ., Seoul, KOR)
,
CHEON Jimin
(Samsung Electronics, Yongin-City, KOR)
,
LIM Seunghyun
(Samsung Electronics, Yongin-City, KOR)
,
KWON Minho
(Samsung Electronics, Yongin-City, KOR)
,
YOO Kwisung
(Samsung Electronics, Yongin-City, KOR)
,
JUNG Wunki
(Samsung Electronics, Yongin-City, KOR)
,
LEE Dong-Hun
(Samsung Electronics, Yongin-City, KOR)
,
HAM Seogheon
(Samsung Electronics, Yongin-City, KOR)
,
HAN Gunhee
(Yonsei Univ., Seoul, KOR)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
46
号:
1
ページ:
236-247
発行年:
2011年01月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)