文献
J-GLOBAL ID:201102257404381084
整理番号:11A0304514
H.264におけるサブピクセル動き推定のためのビットシリアルアーキテクチャ設計と高速アルゴリズム解析
FAST ALGORITHM ANALYSIS AND BIT-SERIAL ARCHITECTURE DESIGN FOR SUB-PIXEL MOTION ESTIMATION IN H.264
著者 (3件):
FATEMI Mohammad Reza Hosseiny
(Univ. Malaya, Kuala Lumpur, MYS)
,
ATES Hasan F.
(Isik Univ., Istanbul, TUR)
,
SALLEH Rosli
(Univ. Malaya, Kuala Lumpur, MYS)
資料名:
Journal of Circuits, Systems, and Computers
(Journal of Circuits, Systems, and Computers)
巻:
19
号:
8
ページ:
1665-1687
発行年:
2010年12月
JST資料番号:
W0526A
ISSN:
0218-1266
資料種別:
逐次刊行物 (A)
発行国:
シンガポール (SGP)
言語:
英語 (EN)