文献
J-GLOBAL ID:201102264722451705
整理番号:11A1496838
スクラッチパッドおよびキャッシュメモリのある組み込みプロセッサのコードおよびデータ配置
Code and Data Placement for Embedded Processors with Scratchpad and Cache Memories
著者 (3件):
ISHITOBI Yuriko
(Kyushu Univ., Graduate School of Information Sci. and Electrical Engineering, Motooka 744, Nishiku, 819-0395 ...)
,
ISHIHARA Tohru
(Kyushu Univ., System LSI Res. Center, Momochihama 3-8-33, Sawara-ku, 814-0001, Fukuoka-shi, JPN)
,
YASUURA Hiroto
(Kyushu Univ., Fac. of Information Sci. and Electrical Engineering, Motooka 744, Nishi-ku, 819-0395, Fukuoka-shi, JPN)
資料名:
Journal of Signal Processing Systems
(Journal of Signal Processing Systems)
巻:
60
号:
2
ページ:
211-224
発行年:
2010年08月
JST資料番号:
W2025A
ISSN:
1939-8018
資料種別:
逐次刊行物 (A)
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)