文献
J-GLOBAL ID:201102275139096281
整理番号:11A1568593
Ni-InGaAs金属S/DとMOS界面バッファー技術を用いたSi基板上高性能極薄基板III-V-オン-絶縁膜MOSFET
High performance Extremely-thin Body III-V-On-Insulator MOSFETs on a Si substrate with Ni-InGaAs metal S/D and MOS Interface Buffer Engineering
著者 (14件):
KIM S. H.
(Univ. Tokyo, Tokyo, JPN)
,
YOKOYAMA M.
(Univ. Tokyo, Tokyo, JPN)
,
TAOKA N.
(Univ. Tokyo, Tokyo, JPN)
,
IIDA R.
(Univ. Tokyo, Tokyo, JPN)
,
LEE S.
(Univ. Tokyo, Tokyo, JPN)
,
NAKANE R.
(Univ. Tokyo, Tokyo, JPN)
,
URABE Y.
(National Inst. Advanced Industrial Sci. and Technol., Ibaraki, JPN)
,
MIYATA N.
(National Inst. Advanced Industrial Sci. and Technol., Ibaraki, JPN)
,
YASUDA T.
(National Inst. Advanced Industrial Sci. and Technol., Ibaraki, JPN)
,
YAMADA H.
(Sumitomo Chemical Co. Ltd., Ibaraki, JPN)
,
FUKUHARA N.
(Sumitomo Chemical Co. Ltd., Ibaraki, JPN)
,
HATA M.
(Sumitomo Chemical Co. Ltd., Ibaraki, JPN)
,
TAKENAKA M.
(Univ. Tokyo, Tokyo, JPN)
,
TAKAGI S.
(Univ. Tokyo, Tokyo, JPN)
資料名:
Digest of Technical Papers. Symposium on VLSI Technology
(Digest of Technical Papers. Symposium on VLSI Technology)
巻:
2011
ページ:
58-59
発行年:
2011年
JST資料番号:
A0035B
ISSN:
0743-1562
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)