文献
J-GLOBAL ID:201102283473412693
整理番号:11A0096912
65nm CMOSによる98.7%の電流効率と2.7μAの零入力電流の0.5V入力ディジタルLDO
0.5-V Input Digital LDO with 98.7% Current Efficiency and 2.7-μA Quiescent Current in 65nm CMOS
著者 (8件):
OKUMA Yasuyuki
(Semiconductor Technol. Academic Res. Center(STARC), Yokohama, JPN)
,
ISHIDA Koichi
(Univ. Tokyo, Tokyo, JPN)
,
RYU Yoshikatsu
(Semiconductor Technol. Academic Res. Center(STARC), Yokohama, JPN)
,
ZHANG Xin
(Univ. Tokyo, Tokyo, JPN)
,
CHEN Po-Hung
(Univ. Tokyo, Tokyo, JPN)
,
WATANABE Kazunori
(Semiconductor Technol. Academic Res. Center(STARC), Yokohama, JPN)
,
TAKAMIYA Makoto
(Univ. Tokyo, Tokyo, JPN)
,
SAKURAI Takayasu
(Univ. Tokyo, Tokyo, JPN)
資料名:
Proceedings of the IEEE Custom Integrated Circuits Conference
(Proceedings of the IEEE Custom Integrated Circuits Conference)
巻:
2010
ページ:
302-305
発行年:
2010年
JST資料番号:
H0843A
ISSN:
0886-5930
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)