文献
J-GLOBAL ID:201102290771375870
整理番号:11A1074391
シリコン貫通ビア(TSV)ベース三次元ICのための低電力と信頼性クロックネットワーク設計
Low-Power and Reliable Clock Network Design for Through-Silicon Via (TSV) Based 3D ICs
著者 (3件):
ZHAO Xin
(Georgia Inst. Technol., GA, USA)
,
MINZ Jacob
(Synopsys Corp., Bangalore, IND)
,
LIM Sung Kyu
(Georgia Inst. Technol., GA, USA)
資料名:
IEEE Transactions on Components, Packaging, and Manufacturing Technology
(IEEE Transactions on Components, Packaging, and Manufacturing Technology)
巻:
1
号:
1/2
ページ:
247-259
発行年:
2011年01月
JST資料番号:
W0590B
ISSN:
2156-3950
CODEN:
ITCPC8
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)