文献
J-GLOBAL ID:201102294371291664
整理番号:11A1648290
埋込みSRAMおよびオンチップメモリBISTにおけるランダムアドレス誤りを用いた信頼性LSIのためのチップID生成回路
A Chip-ID Generating Circuit for Dependable LSI Using Random Address Errors on Embedded SRAM and On-Chip Memory BIST
著者 (6件):
FUJIWARA H.
(Renesas Electronics Corp., Tokyo, JPN)
,
YABUUCHI M.
(Renesas Electronics Corp., Tokyo, JPN)
,
NAKANO H.
(Renesas Electronics Corp., Tokyo, JPN)
,
KAWAI H.
(Renesas Electronics Corp., Tokyo, JPN)
,
NII K.
(Renesas Electronics Corp., Tokyo, JPN)
,
ARIMOTO K.
(Renesas Electronics Corp., Tokyo, JPN)
資料名:
Digest of Technical Papers. Symposium on VLSI Circuits
(Digest of Technical Papers. Symposium on VLSI Circuits)
巻:
2011
ページ:
76-77
発行年:
2011年
JST資料番号:
W0767A
ISSN:
2158-5601
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)