文献
J-GLOBAL ID:201202201516177643
整理番号:12A0672185
Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス
Basic Performance of a Logic-IP Compatible eDRAM with Cylinder Capacitors in Low-k/Cu BEOL Layers
著者 (18件):
久米一平
(ルネサスエレクトロニクス)
,
井上尚也
(ルネサスエレクトロニクス)
,
肱岡健一郎
(ルネサスエレクトロニクス)
,
川原潤
(ルネサスエレクトロニクス)
,
武田晃一
(ルネサスエレクトロニクス)
,
古武直也
(ルネサスエレクトロニクス)
,
白井浩樹
(ルネサスエレクトロニクス)
,
風間賢也
(ルネサスエレクトロニクス)
,
桑原愼一
(ルネサスエレクトロニクス)
,
渡曾雅敏
(ルネサスエレクトロニクス)
,
佐甲隆
(ルネサスエレクトロニクス)
,
高橋寿史
(ルネサスエレクトロニクス)
,
小倉卓
(ルネサスエレクトロニクス)
,
泰地稔二
(ルネサスエレクトロニクス)
,
笠間佳子
(ルネサスエレクトロニクス)
,
坂本美里
(ルネサスエレクトロニクス)
,
羽根正巳
(ルネサスエレクトロニクス)
,
林喜宏
(ルネサスエレクトロニクス)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
111
号:
463(SDM2011 176-184)
ページ:
7-11
発行年:
2012年02月27日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)