文献
J-GLOBAL ID:201202206260197988
整理番号:12A1143488
低電力SoC応用のための,PRNGを用いた時間差累算器を有する0.004mm2250μW ΔΣ TDC及び0.012mm22.5mWバングバングディジタルPLL
A 0.004mm2 250μW AΣ TDC with Time-Difference Accumulator and a 0.012mm2 2.5mW Bang-Bang Digital PLL Using PRNG for Low-Power SoC Applications
著者 (9件):
HONG Jong-Phil
(Samsung Electronics, Yongin, KOR)
,
KIM Sung-Jin
(Samsung Electronics, Yongin, KOR)
,
LIU Jenlung
(Samsung Electronics, Yongin, KOR)
,
XING Nan
(Samsung Electronics, Yongin, KOR)
,
JANG Tae-Kwang
(Samsung Electronics, Yongin, KOR)
,
PARK Jaejin
(Samsung Electronics, Yongin, KOR)
,
KIM Jihyun
(Samsung Electronics, Yongin, KOR)
,
KIM Taeik
(Samsung Electronics, Yongin, KOR)
,
PARK Hojin
(Samsung Electronics, Yongin, KOR)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
2012
ページ:
240-241,241A
発行年:
2012年
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)