文献
J-GLOBAL ID:201202206346440591
整理番号:12A0566673
時間遅延が無いディジタルタンロックループのアーキテクチャ
Digital tanlock loop architecture with no delay
著者 (5件):
AL-ALI Omar Al-Kharji
(Manchester Metropolitan Univ., Manchester, GBR)
,
ANANI Nader
(Manchester Metropolitan Univ., Manchester, GBR)
,
AL-ARAJI Saleh
(Khalifa Univ., Sharjah, ARE)
,
AL-QUTAYRI Mahmoud
(Khalifa Univ., Sharjah, ARE)
,
PONNAPALLI Prasad
(Manchester Metropolitan Univ., Manchester, GBR)
資料名:
International Journal of Electronics
(International Journal of Electronics)
巻:
99
号:
1/3
ページ:
179-195
発行年:
2012年01月
JST資料番号:
C0287B
ISSN:
0020-7217
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)