文献
J-GLOBAL ID:201202208656374273
整理番号:12A0763585
BGAパッケージのグランド端子を流れる電流測定とグランド端子配置の最適化
Placement optimization of the ground pins based on the measurement results of the currents flowing through each ground pin
著者 (4件):
中山武司
(パナソニック システムアーキテクチャ開発セ)
,
北川大作
(パナソニック システムアーキテクチャ開発セ)
,
石井雅博
(パナソニック システムアーキテクチャ開発セ)
,
齊藤義行
(パナソニック 材料・プロセス開発セ)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
112
号:
12(EMCJ2012 1-8)
ページ:
19-24
発行年:
2012年04月13日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)