文献
J-GLOBAL ID:201202209008402985
整理番号:12A0929740
積層チップの3次元相互接続に対する効率的なウエハレベルエッジ追跡技術
Efficient Wafer-Level Edge-Tracing Technique for 3-D Interconnection of Stacked Die
著者 (6件):
KIM Sun-Rak
(Korea Advanced Inst. Sci. and Technol., Daejeon, KOR)
,
LEE Phillip
(Korea Advanced Inst. Sci. and Technol., Daejeon, KOR)
,
LEE Jae-Hak
(Korea Inst. Machinery and Materials, Daejeon, KOR)
,
SONG Jun-Yeob
(Korea Inst. Machinery and Materials, Daejeon, KOR)
,
YOO Choong D.
(Korea Advanced Inst. Sci. and Technol., Daejeon, KOR)
,
LEE Seung S.
(Korea Advanced Inst. Sci. and Technol., Daejeon, KOR)
資料名:
IEEE Transactions on Components, Packaging, and Manufacturing Technology
(IEEE Transactions on Components, Packaging, and Manufacturing Technology)
巻:
2
号:
5/6
ページ:
1048-1054
発行年:
2012年05月
JST資料番号:
W0590B
ISSN:
2156-3950
CODEN:
ITCPC8
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)