文献
J-GLOBAL ID:201202217172931363
整理番号:12A0368532
システムレベル設計空間探索のための高速な性能評価フレームワーク
A Fast Performance Estimation Framework for System-Level Design Space Exploration
著者 (6件):
SHIBATA Seiya
(Graduate School of Information Sci., Nagoya Univ.)
,
SHIBATA Seiya
(Japan Soc. for the Promotion of Sci.)
,
ANDO Yuki
(Graduate School of Information Sci., Nagoya Univ.)
,
HONDA Shinya
(Graduate School of Information Sci., Nagoya Univ.)
,
TOMIYAMA Hiroyuki
(Coll. of Sci. and Engineering, Ritsumeikan Univ.)
,
TAKADA Hiroaki
(Graduate School of Information Sci., Nagoya Univ.)
資料名:
IPSJ Transactions on System LSI Design Methodology (Web)
(IPSJ Transactions on System LSI Design Methodology (Web))
巻:
5
ページ:
44-54 (J-STAGE)
発行年:
2012年
JST資料番号:
U0110A
ISSN:
1882-6687
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)