文献
J-GLOBAL ID:201202224179857220
整理番号:12A1708503
コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成
Design of a Packet-Transfer-Based Dynamic Reconfigurable VLSI Processor for Reduction of a Configuration Memory Size
著者 (2件):
藤岡与周
(八戸工大 工)
,
亀山充隆
(東北大 大学院情報科学研究科)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
112
号:
245(VLD2012 40-58)
ページ:
39-44
発行年:
2012年10月11日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)