文献
J-GLOBAL ID:201202232598725336
整理番号:12A0479626
並列フリップチップ電力グリッド解析におけるブロックベース分割の設計および実装
Design and Implementation of Block-Based Partitioning for Parallel Flip-Chip Power-Grid Analysis
著者 (3件):
WEI Chun-Jen
(National Taiwan Univ., Taipei, TWN)
,
CHEN Howard
(IBM Res. Div., NY, USA)
,
CHEN Sao-Jie
(National Taiwan Univ., Taipei, TWN)
資料名:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
(IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻:
31
号:
3
ページ:
370-379
発行年:
2012年03月
JST資料番号:
B0142C
ISSN:
0278-0070
CODEN:
ITCSDI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)