文献
J-GLOBAL ID:201202250204030336
整理番号:12A0959264
クロックサイクル節約プロセスを用いたH.264/AVCデブロッキングフィルタのための高速アーキテクチャ
A Fast Architecture for H.264/AVC Deblocking Filter Using a Clock Cycles Saving Process
著者 (2件):
TORABI Mohammad
(Malayer Univ., Computer Engineering Dep., Fac. of Engineering, Malayer, IRN)
,
VAFAEI Abbas
(Isfahan Univ., Computer Engineering Dep., Fac. of Engineering, Isfahan, IRN)
資料名:
Journal of Signal Processing Systems
(Journal of Signal Processing Systems)
巻:
69
号:
2
ページ:
189-196
発行年:
2012年11月
JST資料番号:
W2025A
ISSN:
1939-8018
資料種別:
逐次刊行物 (A)
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)