文献
J-GLOBAL ID:201202257158472765
整理番号:12A1729614
CMOS技法における配線ストレスセンシングのための機械的電気的計測と関連テスト構造
Mechanical-Electrical Measurements and Relevant Test Structures for Sensing Interconnect Stress Effects in CMOS Technology
著者 (5件):
BLAYAC Sylvain
(Ecole de Mines de Saint-Etienne, Gardanne, FRA)
,
RIVERO Christian
(STMicro-electronics, Rousset, FRA)
,
FORNARA Pascal
(STMicro-electronics, Rousset, FRA)
,
LOPEZ Laurent
(STMicro-electronics, Rousset, FRA)
,
DEMANGE Nicolas
(STMicro-electronics, Rousset, FRA)
資料名:
IEEE Transactions on Semiconductor Manufacturing
(IEEE Transactions on Semiconductor Manufacturing)
巻:
25
号:
4
ページ:
564-570
発行年:
2012年11月
JST資料番号:
T0521A
ISSN:
0894-6507
CODEN:
ITSMED
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)