文献
J-GLOBAL ID:201202264896977045
整理番号:12A0772958
0.5V動作高速CMOS LSIの実現に向けたデバイス特性考慮回路設計
Device-Conscious Circuit Designs for 0.5-V High-Speed Nanoscale CMOS LSIs
著者 (5件):
小田部晃
(日立 中研)
,
伊藤清男
(日立 中研)
,
竹村理一郎
(日立 中研)
,
土屋龍太
(日立 中研)
,
堀口真志
(ルネサスエレクトロニクス)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
112
号:
15(ICD2012 1-18)
ページ:
79-84
発行年:
2012年04月16日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)