文献
J-GLOBAL ID:201202264923786184
整理番号:12A1390623
アナログ回路の変動性承知SVMマクロモデルベース設計中心付け
Variability aware SVM macromodel based design centering of analog circuits
著者 (4件):
BOOLCHANDANI D.
(National Inst. of Technol. Jaipur, Dep. of Electronics & Communication Engineering, Jaipur, IND)
,
GARG Lokesh
(National Inst. of Technol. Jaipur, Dep. of Electronics & Communication Engineering, Jaipur, IND)
,
KHANDELWAL Sapna
(National Inst. of Technol. Jaipur, Dep. of Electronics & Communication Engineering, Jaipur, IND)
,
SAHULA Vineet
(National Inst. of Technol. Jaipur, Dep. of Electronics & Communication Engineering, Jaipur, IND)
資料名:
Analog Integrated Circuits and Signal Processing
(Analog Integrated Circuits and Signal Processing)
巻:
73
号:
1
ページ:
77-87
発行年:
2012年10月
JST資料番号:
W0439A
ISSN:
0925-1030
CODEN:
AICPEF
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)