文献
J-GLOBAL ID:201202266737354366
整理番号:12A1589411
PdコートCuワイヤボンディング技術:高信頼性半導体デバイスのためのチップ設計,プロセス最適化,生産認定試験と信頼性試験
Pd-coated Cu Wire Bonding Technology: Chip Design, Process Optimization, Production Qualification and Reliability Test for High Reliability Semiconductor Devices
著者 (8件):
SINGH Inderjit
(Xilinx Inc., CA, USA)
,
QIN Ivy
(Kulicke and Soffa Ind. Inc., PA, USA)
,
XU Hui
(Univ. Alabama, AL, USA)
,
HUYNH Cuong
(Kulicke and Soffa Ind. Inc., PA, USA)
,
LOW Shin
(Xilinx Inc., CA, USA)
,
CLAUBERG Horst
(Kulicke and Soffa Ind. Inc., PA, USA)
,
CHYLAK Bob
(Kulicke and Soffa Ind. Inc., PA, USA)
,
ACOFF Viola L.
(Univ. Alabama, AL, USA)
資料名:
Proceedings. Electronic Components & Technology Conference
(Proceedings. Electronic Components & Technology Conference)
巻:
62nd Vol.2
ページ:
1089-1096
発行年:
2012年
JST資料番号:
H0393A
ISSN:
0569-5503
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)