文献
J-GLOBAL ID:201202269525799243
整理番号:12A1143490
9nm CMOSにおける6.7MHz~1.24GHz,0.0318mm2,高速同期,全ディジタルDLL
A 67MHz-to-1.24GHz 0.0318mm2 Fast-Locking All-Digital DLL in 90nm CMOS
著者 (4件):
HSIEH Min-Han
(National Taiwan Univ., Taipei, TWN)
,
CHEN Liang-Hsin
(National Taiwan Univ., Taipei, TWN)
,
LIU Shen-Iuan
(National Taiwan Univ., Taipei, TWN)
,
CHEN Charlie Chung-Ping
(National Taiwan Univ., Taipei, TWN)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
2012
ページ:
244-245,245A
発行年:
2012年
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)